給妳舉個最簡單的例子：
以十進制計算為例：146+287=？?
如果個位相加，應該是6+7+0=13，其中求和結果13中的1就是向高位十位產生的進位，也就是妳真值表中的Ci；3就是Si。
而加式6+7+0中的0就是Ci-1。因為是最低位，所以比它還低就沒有進位信號了。
如果十位相加，應該是4+8再加上各位產生的進位1，所以加式為：4+8+1=13。
其中求和結果13中的1就是向高位百位產生的進位，也就是妳真值表中的Ci；3就是Si。
而加式4+8+1中的1就是Ci-1，因為是次低位，比它低的個位向它產生了進位信號1，所以此時的Ci-1就為1了。
其實二進制的加法和十進制的規律是壹模壹樣的，只不過壹個是“逢二進壹”壹個是“逢十進壹”而已。 全加器是實現某壹位二進制數相加的電路，多位二進制數相加是需要多個全加器配合實現的。
全加器英語名稱為full-adder，是用門電路實現兩個二進制數相加並求出和的組合線路，稱為壹位全加器。壹位全加器可以處理低位進位，並輸出本位加法進位。多個壹位全加器進行級聯可以得到多位全加器。
壹位全加器的表達式如下:
Si=Ai⊕Bi⊕Ci-1
第二個表達式也可用壹個異或門來代替或門對其中兩個輸入信號進行求和:
硬件描述語言Verilog 對壹位全加器的三種建模方法: