東師招生壹般筆試考什麽？
模擬電路1、基爾霍夫定理內容(石蘭微電學)基爾霍夫電流定律電荷守恒定律，即流入電路節點的電荷與流入同壹節點的電荷相等。基爾霍夫電壓定律能量守恒定律，即路電壓為零。2、極板電容公式(C=εS/4πkd)(未知)3、三極管的基本曲線特性(未知)4、描述反饋電路的概念，列舉應用。負反饋的優點(降低放大器增益靈敏度，改變輸入電阻，改善放大器線性和非線性失真效果，擴展放大器通帶自調節功能)(未知)6。放大電路頻率補償的目的是什麽(斯蘭微電)7。頻率響應:如何改變頻率響應曲線(未知)8。檢查運算放大器的相位補償，畫出補償伯德圖(凹凸)9。基本放大器電路(電壓放大器、電流放大器、互感器和互電阻放大器)的優缺點應用特別廣泛。原(未知)差分結構是10，差分電路告訴它輸出電壓Y+Y-。求* * *模微分模(未知)11，畫差分放大器兩個輸入管(凹凸)12，畫運算放大器加減微分和乘積運算電路原理圖和畫晶體管級運算放大器電路(石蘭微電子)13，用運算放大器組65433，給壹個簡單的電路壹個輸出電壓特性的分析(乘積電路)求輸出端某壹點(15，電阻R，電容C，串聯輸入電壓r C，電壓C，電壓R，電壓R，電壓R等。)，並確定兩個電路的輸入電壓頻譜，如高通濾波器和低通濾波器RC；q，clockdelay，寫出表達式(VIA 2003.11.06海筆試)18，說說靜態和狀態時序模擬的優缺點(VIA 2003.6543438+01.06海筆試)如何提高計時(VIA 2003.654438+065 . 463663620.給每個門門級圖求關鍵路徑求輸入使輸出依賴關鍵路徑21化簡邏輯平面數字電路的卡諾圖(同步異步差分)觸發器等等(未知)卡諾圖書寫邏輯表達式makes(VIA 2003.11.06海筆試試題)23、化簡F (A，B，C，D) = M (1，3，415)(通過)24。請展示CMOS反相器Schmatic。布局及其與Pwell過程的橫截面。繪制其傳遞曲線(Vout-Vin ),並解釋傳遞曲線各段的PMOS和NMOS工作區域？(通過筆測試電路設計-北京-03.11.09) 25。要設計壹個上升和下降時間平衡的CMOS反相器，請定義PMOS和NMOS的溝道寬度的合理化並解釋？26.標準逆變器的P管寬度比高於N管寬度比(石蘭微電子公司)27。使用mos管建立壹個兩輸入與非門(楊誌電氣筆試)28。請畫出cmos 2輸入與門的晶體管級原理圖，並解釋哪種輸入對輸出上升沿的響應更快。(少延時ti M e)(電路設計-北京-03.11.09) 29、繪制NOT、NAND、NOR符號真值表晶體管級電路(英飛淩筆試)30、繪制CMOS圖片二選壹mux門(VIA 2003.11.06海筆試試題)31、利用二進制muxinv實現XOR(飛利浦-唐筆試)32、繪制Y用邏輯cmos電路34實現ab+cd(飛利浦-唐筆試)。畫CMOS電路實現Y=A*B+C(D+E)的晶體管級電路圖(石蘭微電子)35。從4個選擇中用1實現F(x，y)。Z)=xz+yz '(未知)36。用少量與非門實現表達式f = xxxx+xxxx+xxxx(實用簡化)37。用NOT、NAND簡化表達，NOR組原理圖根據輸入波形畫出各點波形(英飛淩筆試)38、實現邏輯(A XOR B)OR (C和D)。請選擇邏輯類型並說明1)inv 2)and 3)or 4)NAND 5)NOR 6)XOR答案:NAND(未知)39、用與非門設計全加器(中國)40等。分析了兩種電路(華41)的異同，用簡單的電路實現了A輸入B波形...(石蘭微電子)42、A、B、C、D、E、投幾個數、服幾個F(A、B、C、D、E1輸入1比0 F，否則F0)用與非門實現無限輸入數(未知)43、用波形表示D觸發器函數(智能電筆試)44、用傳輸門反相器構建邊沿觸發器(智能電筆試)45、用邏輯畫D觸發器(VIA 2003.65438 畫出CMOSD鎖存器的電路圖布局(未知)48、D觸發器的區別D鎖存器(信泰硬件面試)49、簡述latchfilp-flop的異同(未知)50、LATCHDFF的概念區別(未知)51、鎖存器與寄存器的區別目前，寄存器。 鎖存器的行級描述(南山橋)52、用D觸發器做兩相電路，求狀態圖(中國)53、請畫壹個用D觸發器實現倍頻的邏輯電路(漢王筆試)54、用D觸發器，與或非門組雙頻電路(東信筆試)55、需要分多少個觸發器電路。(Intel) 16頻率56，設計1位加法器，帶filp-floplogic-gate，輸入進位輸入當前級，輸出進位輸出下壹級。(未知)57、用D觸發器做四進制計數(中國)58、實現N位Johnson計數器，N=5(南山橋)59、設計預置初始值7進制循環計數器15進制(石蘭微電子)60、用Verilog/VHDL計數器設計數字電路(未知)61、阻塞非阻塞賦值差(南山橋)62、編寫異步D觸發器Verilog模塊。輸入clk輸入復位；輸入[7:0]d；輸出[7:0]q；reg[7:0]q；始終@ (posedge clk或pos edge reset)if(reset)q & lt；= 0;else q & lt= d；Endmodule 63，用D觸發器實現雙頻Verilog描述(漢王筆試)模塊divide2( clk，clk_o，reset)；輸入clk，復位；輸出clk _ o；電線進來；註冊退出；如果(reset)out & lt；= 0;else out & lt= in賦值in = ~ out賦值clk _ o = outEndmodule 64、編程邏輯器件的現代電氣設計越重要:a)已知的編程邏輯器件有哪些？b)用VHDL或VERILOG和ABLE描述8位D觸發器邏輯(漢王筆試)。Palpldcplfdfpga模塊DFF8 (CLK，復位，D，Q)；輸入clk輸入復位；輸入d；輸出q；reg q；始終@ (posedge clk或pos edge reset)if(reset)q & lt；= 0;else q & lt= d；Endmodule 65、請用HDL描述四位全加器、五頻電路(石蘭微電子)66、用verilog或VHDL寫段碼實現10十進制計數器(未知)67、用VERILOG或VHDL寫段碼消除毛刺(未知)68、狀態機的題目用VERILOG實現(狀態機的繪制很差容易被誤解)(VIA 2003.11.06 soda筆試試題描述交通燈的設計(石蘭微電子)70。抽簽狀態機接受125元賣報，每份報紙5元(楊誌筆試)71。(verilog編程語言應滿足fpga設計要求()72。從飲料自動售貨機設計的硬幣有兩種:飲料10和零錢:(1)抽fsm(有限狀態機)；(2) verilog編程語言應滿足fpga的設計要求；(3)設計工程工具和設計過程(未知)73。繪制檢驗10010字符串狀態圖，並verilog實現(via) 74、用FSM實現10101序列檢測模塊(南山橋)A輸入端B輸入端A連續輸入1101，則B輸入1，否則0例A:0000005438+0001001100000001001000000000請畫狀態機；；請用RTL描述其狀態機(未知)75、verilog/vddl檢測流特定字符串(狀態由狀態機寫入)(Philips-Tang筆試)76、verilog/vhdl寫fifo控制器(包括滿和半滿信號)(Philips-Tang筆試)77、目前用戶需要壹種集成電路產品，要求產品實現其功能:y=lnx，其x 4位二進制整數輸入信號Y二進制數字輸入要求保持兩位數電源電壓3~5v。假設公司接手項目，交給產品設計。試談產品的整個設計過程(石蘭微電子)78、sramfalsh存儲器與dram的區別(信泰硬件訪談)79、求單管DRAM的原理圖(楊松華、馮茂冠，《數字電氣技術基礎》作者，西電版，第205頁，圖9-14b)要記住提高總刷新時間的問題(降低溫度，增加電容存儲容量)(英飛淩筆試)80、請畫壹個中國MONSRAM單元的原理圖用6個翻譯器，點(VIA筆測試電路設計-北京-03.11.09) 81、名詞:sram、ssram、sdram名詞IRQ、BIOS、USB、VHDL、SDR IRQ:中斷請求BIOS:基本輸入輸出系統USB:通用串行總線VHDL: VHIC硬件描述語言SDR:壓控振蕩器英文縮寫(VCO)和隨機存取存儲器英文縮寫(dram)的單數據Rat解釋；外文縮寫與PCI、ECC、DDR、interrupt、pipeline IRQ、BIOS、USB、VHDL、VLSI VCO(壓控振蕩器)RAM(狀態隨機存取存儲器)FIR IIR DFT(離散傅立葉變換)或text ratio比較:a .量化誤差b .直圖c .白平衡_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _